搶攻高效能運算,台積電、ARM 攜手推 7 奈米 CoWoS 小晶片系統

為搶攻高效能運算應用趨勢,台積電與安謀合作推出 7 奈米小晶片(Chiplet)系統。
評論
▲Photo Credit: Shutterstock/ 達志影像
▲Photo Credit: Shutterstock/ 達志影像
評論

     原文刊登於 MoneyDJ 理財網,INSIDE 經授權轉載。

台積電與 Arm (安謀)於昨 (26) 日共同發表業界首款採用台積電先進 CoWoS 封裝解決方案並獲得矽晶驗證的 7 奈米小晶片(Chiplet)系統,以支援高效能運算應用;其內建 Arm 多核心處理器。

此款概念性驗證的小晶片系統,成功展現在 7 奈米 FinFET 製程及 4GHz Arm 核心的支援下,打造出高效能運算的系統單晶片(SoC)之關鍵技術。同時也向系統單晶片設計人員演示運作時脈 4GHz 的晶片內建雙向跨核心網狀互連功能,及在台積電 CoWoS 中介層上的小晶片透過 8Gb/s 速度相互連結的設計方法。

台積電指出,不同於整合系統的每一個元件放在單一裸晶上的傳統系統單晶片,將大尺寸的多核心設計分散到較小的小晶片設計,更能完善支持現今的高效能運算處理器。此高效的設計方式可讓各項功能分散到以不同製程技術生產的個別微小裸晶,提供靈活性、更好的良率及節省成本的優勢。

小晶片必須能透過密集、高速、高頻寬的連結來進行彼此溝通,才能確保最佳效能水準,而為了克服這項挑戰,此小晶片系統採台積電開發的 Low-voltage-IN-Package-INterCONnect(LIPINCONTM) 獨特技術,資料傳輸速率達 8Gb/s/pin,並且擁有優異的功耗效益。

台積電亦表示,此款小晶片系統建置在 CoWoS 中介層上由雙個 7 奈米生產的小晶片組成,每一小晶片包含四個 Arm Cortex- A72 處理器及一個晶片內建跨核心網狀互連匯流排,小晶片內互連的功耗效益達 0.56pJ/bit、頻寬密度為 1.6Tb/s/mm2、0.3 伏 LIPINCON 介面速度達 8GT/s 且頻寬速率為 320GB/s。此小晶片系統於去(2018)年十二月完成產品設計定案,並已於今(2019)年四月成功生產。

Arm 資深副總裁暨基礎設施事業部總經理 Drew Henry 表示,這次與長期夥伴台積電協作的最新概念性驗證成果,結合了台積電創新的先進封裝技術與Arm架構卓越的靈活性及擴充性,為將來生產就緒的基礎架構系統單晶片解決方案奠定絕佳的基礎。

台積電技術發展副總經理侯永清表示,此款展示晶片呈現出公司提供客戶系統整合能力的絕佳表現,台積電 CoWoS 先進封裝技術及 LIPINCON 互連介面能協助客戶將大尺寸的多核心設計分散到較小的小晶片組,以提供更優異良率與經濟效益。而 Arm 與台積電的本次合作,也將更進一步釋放客戶在雲端到邊緣運算的基礎架構應用上高效能系統單晶片設計的創新。

    責任編輯:Heemie
   核稿編輯:李柏鋒

延伸閱讀:




精選熱門好工作

行銷企劃主管

安力國際開發股份有限公司
臺北市.台灣

獎勵 NT$15,000

資深商品開發人員(Sr. Product Development)_台北、上海

科毅研究開發股份有限公司
新北市.台灣

獎勵 NT$15,000

Web Developer

PicCollage 拼貼趣
臺北市.台灣

獎勵 NT$15,000